From a81776b43d5b1b3bc6007e9fb1eac61c866dc52f Mon Sep 17 00:00:00 2001 From: Eric Kooistra <kooistra@astron.nl> Date: Thu, 24 Dec 2020 17:41:24 +0100 Subject: [PATCH] Added description of combinational logic. --- doc/erko_hdl_design_article.txt | 6 ++++++ 1 file changed, 6 insertions(+) diff --git a/doc/erko_hdl_design_article.txt b/doc/erko_hdl_design_article.txt index 3a6c99add1..433895dd59 100644 --- a/doc/erko_hdl_design_article.txt +++ b/doc/erko_hdl_design_article.txt @@ -1,3 +1,8 @@ +Digital logic: Ik noem logic zonder klok vaak "combinatorial logic". Deze term is op zich correct, maar de meer gangbare term is "combinational logic", zie +https://en.wikipedia.org/wiki/Combinational_logic . Ik zal dat aanpassen in de documentatie. De logic met klok wordt "sequential logic" genoemd. Tesamen heet het "digital logic". + +Het verschil is dat sequential logic memory heeft (flip flop registers) en combinational logic niet. De combinational logic bepaalt de functie van de logic en de sequential logic de toestand. Daarnaast kan sequential logic ook nog dienen voor pipelining. Pipelining introduceert latency, en is (vaak) nodig om de kloktiming te halen, dwz om te zorgen dat de combinational logic output steeds stabiel is binnen een klokcycle. Hieronder heb ik geschetst hoe je functie, toestand en pipelining netjes gescheiden kunt houden bij het implementeren van register transfer level (RTL) code. + Idea / rule: Distinguish beteen state registers and pipeline registers. . The state registers keep the state of the function and the function itself is programmed in combinatorial logic. @@ -31,6 +36,7 @@ Idea / rule: Distinguish beteen state registers and pipeline registers. . Components that do need input flow control can OR their input flow control with the external flow control and wire that to the input_siso. + $RADIOHDL_WORK/applications/lofar2/doc/prestudy/ -- GitLab