From 40e4e5557b80551c1a631bc2e3a6dfcf5de51114 Mon Sep 17 00:00:00 2001
From: Eric Kooistra <kooistra@astron.nl>
Date: Tue, 9 Mar 2021 16:59:35 +0100
Subject: [PATCH] Latest updates.
---
.../prestudy/station2_sdp_deliverables.txt | 2 +-
.../station2_sdp_firmware_planning.txt | 432 ++++++++++--------
.../lofar2/doc/prestudy/station2_sdp_icd.txt | 8 +-
3 files changed, 237 insertions(+), 205 deletions(-)
mode change 100755 => 100644 applications/lofar2/doc/prestudy/station2_sdp_deliverables.txt
diff --git a/applications/lofar2/doc/prestudy/station2_sdp_deliverables.txt b/applications/lofar2/doc/prestudy/station2_sdp_deliverables.txt
old mode 100755
new mode 100644
index ca85b6f591..0f084180c7
--- a/applications/lofar2/doc/prestudy/station2_sdp_deliverables.txt
+++ b/applications/lofar2/doc/prestudy/station2_sdp_deliverables.txt
@@ -1,7 +1,7 @@
D1 UniBoard2 Detailed Design document
D2 Gemini LRU board for initial SW M&C tests
D3 unb2c_test_pinning (using 10GbE)
-D4 unb2c_test_pinning_jesd (using JESD204b) ~= lofar2_unb2b_adc_one_node
+D4 unb2c_test_pinning_jesd (using JESD204b)
D5 unb2c_heater (verify speed grade)
D6 unb2c_test_ddr4 (both slots)
D7 unb2c_test_10GbE (QSFP + ring, back)
diff --git a/applications/lofar2/doc/prestudy/station2_sdp_firmware_planning.txt b/applications/lofar2/doc/prestudy/station2_sdp_firmware_planning.txt
index 23e42f2222..d38353335c 100755
--- a/applications/lofar2/doc/prestudy/station2_sdp_firmware_planning.txt
+++ b/applications/lofar2/doc/prestudy/station2_sdp_firmware_planning.txt
@@ -2,8 +2,8 @@
* Rules
*******************************************************************************
-1) Continuously plan increment of 4 sprints (= 1 increment) ahead
- After initial planning for the whole project (at PDR) it remains necessary
+1) Continuously plan increment of 4 sprint ahead
+ After initial planning for thge whole project (at PDR) it remains necessary
to keep on adapting / fine tuning the planning per quarter, so about 4
sprints ahead. This concerns not only time but also expectations, interfaces
and work
@@ -51,7 +51,7 @@ This then means that with the SDP work starting 1 jan 2020 it can complete mid
1) Lab Test Station (LTS) - First-light Mai 2020
Objectives: Verification of (parts of) individyual elements and their
interfaces
-- 1 UniBoard2b Rev 2 (use different FPGA on same UniBoard for FW, SW tests)
+- 1 UniBoard2 Rev 2 (use different FPGA on same UniBoard for FW, SW tests)
Setups for:
- SW
- FW
@@ -63,7 +63,7 @@ Setups for:
Objectives: Verify that a complete signal chain using the first iteration of
L3 hardware design shows no serious issues and that it can be
reliably installed in a LOFAR station.
-- 1 UniBoard2c Rev 3a
+- 1 UniBoard2 Rev 2
- First iteration of electronic boards --> 2 UniBoard2 Rev 3a
3) Prototype Test Station (PTS) - First-light Mai 2021
@@ -71,7 +71,7 @@ Objectives: Verify Station L2 requirements through testing and analysis, and
provide evidence to the CDR review panel that the designs ensure
compliance with all L2 requirements.
- Second iteration of electronic boards --> 4 UniBoard2 Rev 3b
-- 4 UniBoard2c Rev 3b in two subracks (one for LBA with 32 RCU2, one for HBA
+- 4 UniBoard2 Rev 3b in two subracks (one for LBA with 32 RCU2, one for HBA
with 32 RCU2)
- Output to CEP for correlation with other stations
@@ -586,11 +586,7 @@ all 12-2021 CDR M Complete SDP document package for Station CDR
So the difference is -10 weeks, which means that the 2019 PDR is about -10
/ 230 = 5 % more time then the 2018 AAD estimate.
-- 2020-jul
- Planning differences occur due to:
- - pre PDR work was not budgetted (L2 Station work)
- - SC-SDP Translator work was not budgetted
-
+
*******************************************************************************
* SDP effort estimates in LOFAR2.0 Station WP5 (since jan 2020)
*
@@ -621,204 +617,234 @@ all 12-2021 CDR M Complete SDP document package for Station CDR
20 800 - T5.14 Station test and verification after CDR (using
unb2c_sdp_station)
-
*******************************************************************************
-* Notes
+* Q1 = Increment 1 Lab Test Station (LTS)
*******************************************************************************
-1) Nof UniBoard2 per subrack (15 dec 2020)
-
-Wim van Cappellen: 10:14 AM
-Stel dat we 1 Uniboard per subrack doen (ben ik geen voorstander van, maar stel...), zouden we dan nog AARTFAAC kunnen doen?
-
-Eric Kooistra 8:42 AM
-Op basis van conclusie in https://support.astron.nl/confluence/display/L2M/L2+STAT+Decision%3A+Number+of+UniBoard2+per+subrack: Waarschijnlijk zal subband offload voor AARTFAAC nog wel passen, samen met de beamformer en de subband correlator. Het transient buffer wordt ook zonder AARTFAAC al moeilijk. De bottleneck zit in de hoeveelheid beschikbare RAM in de FPGA per ADC signal input.
-New
-
-Wim van Cappellen: 8:59 AM
-Bedankt. Durf jij je hand ervoor in het voor te steken dat als we de transient buffer nu niet doen (die kant gaat het wel op), én slechts 1 UB per subrack hebben, de stations nog wel AARTFAAC data kunnen leveren?
-
-Eric Kooistra 9:13 AM
-Ja ik denk dat beamformer + subband correlator + AARTFAAC wel zal passen in optie B. Echter de FPGAs zijn dan voller en gaan mogelijk teveel power nemen en dat wordt dan ook een risk (zie sectie 3.5 in design decision doc). Kunnen we niet wachten tot CDR met deze beslissing, dan hebben we meetgegevens, dat was het idee van optie C die we gekozen hebben. Als je nu al optie B kiest, dan kan transient buffer misschien nooit niet (zie sectie 3.4.1). De onzekerheid komt doordat ik geen goede resource estimates van TBB in LOFAR1 heb.
-
-
-2) Test cases (15 dec 2020)
-
-Mark Ruiter:house_with_garden: 2:35 PM
-Hoi, Zou je de tests aan lts kunnen toevoegen bij: https://support.astron.nl/confluence/display/L2M/LTS+Measurement+Journal
-
-Eric Kooistra 9:25 AM
-Leon doet op het moment ADC - FPGA JESD interface stress tests met LTS. Is de bedoeling dat hij hiervan dan een logbook met test + meetresultaten bijhoud in Confluence?
-
-Mark Ruiter:house_with_garden: 10:09 AM
-Als ze belangrijk zijn voor ICD of terug gekoppeld moeten worden naar requirements dan graag.
-Ik wil graag kunnen zien hoever we zijn met testen van fpga firmware, en de resultaten bekijken.
-zodat we die aan de requirements in polarion kunnen linken.
-
-Eric Kooistra 1:05 PM
-Dit heb ik al qua test cases in Polarion: https://plm.astron.nl/polarion/#/project/LOFAR2System/wiki/L3%20Station%20requirements/SDP%20Test%20Case%20Specification. De link met LTS is er echter nog niet. Dwz Leon werkt nog met eigen test scripts. De link tussen Polarion en echt doen van tests gaat dan via logbooks?
-
-Mark Ruiter:house_with_garden: 1:34 PM
-In Polarion is de LTS testrun gedefineerd door jouw: https://plm.astron.nl/polarion/#/project/LOFAR2System/workitems?query=TEST_RECORDS%3A(%2[?]2%2C%40null)&sidebar=testrun&testrun=LOFAR2System%2FLTS-1
-We willen weten of deze tests zijn gedaan en of ze succesvol waren.
-Dit doen we door de testrun te runnen en het resultaat en een link naar de meting toe te voegen:
-https://plm.astron.nl/polarion/#/project/LOFAR2System/testrun?id=LTS-1
-zo duidelijk?
-
-Eric Kooistra 1:40 PM
-Ja dit helpt. Ik zie dat we (SDP) de Test Steps nog in moeten vullen. Die Test Steps zijn dan bijvoorbeeld het runnen van een bepaald script of het doen van een bepaald commando?
-New
-
-Mark Ruiter:house_with_garden: 1:41 PM
-Ja, dat is voor nu een beetje te veel werk. Het is al goed als we weten welke tests gedaan zijn, welke nog moeten, welke issues hebben en nog werk nodig hebben. (edited)
-
-Eric Kooistra 1:47 PM
-Geen van de SDP Test cases is al compleet af. Leon werkt nu aan de ADC - FPGA JESD interface stress tests, als hij dat af heeft dan covered dat denk ik LOFAR2-8427, 8206, 7945.
-
-Eric Kooistra 12:42 PM
-Leon houdt voor ADC - FPGA JESD interface tests een meet logbook bij in: https://support.astron.nl/confluence/pages/viewpage.action?spaceKey=L2M&title=Testing+Notebook+Alignment
-
-*******************************************************************************
-* New sprint
-*******************************************************************************
-- how are you
-- retrospective last sprints
-- tasks for next sprint + availability
-- sprint goal (e.g. achieve some test case)
-
-
-
-
-
-*******************************************************************************
-* Bits & chips
-*******************************************************************************
-
-https://bits-chips.nl/artikel/engineering-the-corona-response/?utm_source=Bits%26Chips+newsletter&utm_campaign=fbb051f6dc-EMAIL_CAMPAIGN_2020_10_01_13%3A00&utm_medium=email&utm_term=0_cea2018fda-fbb051f6dc-322493781
-- Engineering Principle #1: define what you want to achieve (goal).
-- Engineering Principle #2: make a model of the process you want to control, based on what you see in the real world (keep SNR >> 10 dB, noise is added by fools).
-- Engineering Principle #3: understand the math (exponential growth, statistics are blind spot to most people, they understand the mean, but not much more).
-- Engineering principle #4: what you don?t measure, you can?t control. When you?ve devised a model, you can build a control system of your process by feeding back relevant measurements into your control loop. But there?s a pitfall: lag. When you drive a car with a blinded front window, using a video of the road from last week, everybody understands that you have to be very careful.
-Currently, we face a virus with an incubation period of six days and a test system that yields results after a few days. So the lag in the control system for the government is about two weeks: it takes two weeks before you measure the response of your control system. Thus, the corona dashboard shows the results of previous control actions. Good luck trying to develop an optimal control strategy from these figures!
-
-https://waitbutwhy.com/2015/01/artificial-intelligence-revolution-1.html
-
-
-https://bits-chips.nl/artikel/cracking-the-code-to-craftsmanship/?utm_source=Bits%26Chips+newsletter&utm_campaign=a67ee91488-EMAIL_CAMPAIGN_2020_09_08_13%3A00&utm_medium=email&utm_term=0_cea2018fda-a67ee91488-322493781
-
-
-*******************************************************************************
-* Time management
-*******************************************************************************
+Main deliverables
+- EK: D19/20 SDP design documents for LTS
+- EK: D41 ICD SC-SDP for unb2b_minimal_gp
+- JH: D25 unb2b_adc_full
+- PD: D11 unb2b_minimal_gp (= BSP)
+- LH: D42 SDP OPC-UA server prototype
+- RW: D10 10GbE arp, ping
+
+Planning per person:
+
+RW:
+ Q1: finish unb2c_network for 10GbE with ARP request and ping response on HW
+
+GS: unb2c
+ - Production package proto unb2c (D9)
+
+JH: ADC ingest and timing
+ sp1: finish unb2b_test_adc_one_node (D8,24) using revisions
+ . unb2b arria10 libraries working in simulation, including tech_jesd
+ sp2: unb2b_test_adc_full (D25), includes timing, DB, WG, statistics and M&C
+ sp3: lab test integration of unb2b_test_adc_full (D25)
+ sp4: finish unb2c pinning and heater designs (D3,4,5) for Uniboard2
+ production package (D9)
+
+PD: BSP (= unb2b_minimal_gp)
+ sp1: ARP and ping on unb2b HW + use VHDL MM bus
+ sp2: Add Gemini Protocol (GP) firmware and read version in simulation
+ sp3: Gemini Protocol (GP) on hardware (D11)
+ sp4: lab test integration of unb2b_minimal_gp (D11)
+
+EK: Designs Documentation
+ sp1: Design documents for SDP in confluence
+ . top level, timing and ADC
+ . BSP (= unb2b_minimal_gp)
+ . prestudy note on oversampled filterbank
+ sp2: Assist with new VHDL:
+ . BSN source with BSN offset
+ . synchronous SOSI reset
+ . ADC and processing clock domains
+ sp3: Design documents for SDP in confluence
+ . ring
+ . correlator
+ sp4: Prepare for Q2
+
+LH: SDP-OPC-UA server
+ sp1: Investigate M&C software from CSIRO. Describe MM map of unb2b_minimal_gp
+ in ARGS yaml.
+ sp2: Investigate representation of MM map in OPC-UA. Draft design for SDP
+ OPC-UA server
+ sp3: Prototype of SDP OPC-UA server
+ sp4: lab test integration of SDP OPC-UA server with unb2b_minimal_gp
+
+Other:
+- synchronous sosi reset
+- rename g_revision_id into g_stamp_revision (unb2b, unb2c) and add it to unb1
+- remove g_technology from unb2b board designs, rely on c_technology_default
+
+-------------------------------------------------------------------------------
+-- BSP Detailed planning:
+-------------------------------------------------------------------------------
+
+BSP - PD
+1) arp, ping
+- reply arp and ping in eth1g_master
+- pass on other traffic to external master
+==> working unb2b_arp_ping in simulation
+==> working unb2b_arp_ping on HW
+
+2) gp_master = gemini protocol master
+- create gp library
+- extract gemini protocol master (gp_master) from CSIRO at Rx/Tx packet
+ interface
+- simulate gp_master in tb_gp_master with rx MM request and tx MM response to
+ simulate a MM access via GP to a MM slave reg
+==> working gp_master with tb_gp_master in simulation
+- integrate gp_master + eth1g_master in mmm_unb2b_arp_ping_gp
+==> working unb2b_arp_ping_gp in simulation
+==> working unb2b_arp_ping_gp on HW
+
+3) unb2b_minimal_gp
+- create unb2b_minimal_gp design library (so not a revision of unb2b_minimal)
+- integrate MM bus
+- manually connect all ctrl_unb2b_minimal slaves to the MM bus
+==> working unb2b_minimal_gp in simulation (at least compile, load, run 1 us)
+==> working unb2b_minimal_gp on HW
+
+4) MM bus from YAML
+- use unb2b_minimal_gp reg map in YAML and use this to automaticly generate
+ mmm_<design_name> MM bus
+
+
+The SDP work of increment 1 is described in section 6.1 of:
+
+https://support.astron.nl/confluence/display/STAT/WP-5+SDP
+
+1) D25 unb2b_adc_full with the ADC input and timing section on UniBoard2
+
+Jira GS: prepare a second jesd_us2 ADC test board for the Lab Test Station
+Jira JH: finish unb2b_test_adc_one_node (D8,24) using revisions
+Jira JH: unb2b arria10 libraries working in simulation, including tech_jesd
+Jira JH: setup structure of unb2b_adc_full including timing, DB, WG,
+ statistics and M&C in VHDL
+Jira JH: simulate ADC input section using multiple ADC
+Jira JH: demonstrate ADC input section on HW using two jesd_u2 ADC boards
+Jira EK: Define update of bsn_source.vhd with BSN offset
+Jira ?: Implement update of bsn_source.vhd with BSN offset
+
+
+2) D42 SDP OPC-UA server prototype
+
+Assumptions (do you agree PD, LH):
+- first use a temporary platform (e.g. LCU, raspberry pi)
+- use UniBoard Control Protocol
+- only the low rate M&C will go via OPC-UA, so BF weights and statistics via
+ a separate UDP path between LCU2 and SDP
+
+Jira PD: Decribe unb2_minimal in ARGS-YAML, so that we can use that YAML file
+ as input for the OPC-UA translator
+Jira PD: Decribe unb2b_adc_full in ARGS-YAML, so that we can use that YAML
+ file as input for the OPC-UA translator
+Jira LH: Demonstrate M&C access using YAML file of regmap and UCP, e.g. via
+ a GUI
+Jira LH: Present regmap as OPC-UA interface based on ARGS-YAML file
+Jira LH: Investigate possible microcontroller platform
+
+Jira EK: L2 STAT DD Location of SC-SDP translator function
+ Update downselect of location of OPC-UA translator (combined task of
+ SDP and station Control)
+ - different types of M&C (volume, high rate, low rate, time critical)
+ - BF weights with timestamp to apply in future, or immediately if in
+ the past.
+ - Statistics read or stream at PPS or shorter intervals. Also stream
+ low rate BST, because streaming is for any time critical monitoring
+ not only for high rate time critical.
+Jira EK: L3 SDP DD Monitoring and Control
+ Finish downselect of Gemini Protocol and Uniboard COntrol Protocol
+ (mainly task within SDP)
+ - GP-UCP, QSYS-RTL, NiosII-RTL
+ - risk of delay due to:
+ . complexity of porting to VHDL (64b-32b, Axi-Avalon, IP data mover)
+ . low TRL of GP
+ . tight SDP planning
+ - unclear or too little benifit of GP compared to UCP
+ - not used for SDP or DESP future, if we have a SOC then direct
+ OPC-UA via TCP/IP
+
+Jira PD: demonstrate unb2b_arp_ping on UniBoard2, to show that the VHDL works
+ (part of learning VHDL).
+ - why are the IP files in git and why have they changed on the branch,
+ this change may be only a change in date
+ - Get unb2b_minimal working on HW when synthesizedfrom git branch, is
+ it still working when created on the master branch?
+ - Compare synthesis report of unb2b_arp_ping and unb2b_minimal
+ - check UniBoard_FP7/UniBoard/trunk/Firmware/doc/howto/
+ how_to_write_VHDL.txt e.g. coding style, latches and debugging tips
+ - make sure that eth1g_master makes the same TSE and ETH settings as
+ unb_osy.c
+ - tb_unb2b_arp_ping should always work before trying synthesis or
+ commit
+
+3) D9 : Production package proto unb2c
+
+Firmware (can be prepared and ready for use without hardware)
+Jira JH : D3 unb2c_test_pinning (using 10GbE)
+Jira JH : D4 unb2c_test_pinning_jesd (using JESD204b)
+Jira JH : D5 unb2c_heater (verify speed grade)
+Jira JH : D6 unb2c_test_ddr4 (both slots)
+Jira JH : D7 unb2c_test_10GbE (QSFP + ring, back)
+Jira JH : D8 unb2c_test_adc (= lofar2_unb2b_adc_one_node for unb2c)
+
+Hardware (to be able to manufacture and test the board)
+Jira GS : D1 UniBoard2 Detailed Design document
+Jira GS : D9 Production package proto UniBoard2
+
+
+4) Write the SDP design documents and ICDs (EK)
+
+D19 SDP requirements specification (for DDR, CDR)
+D20 SDP architectural design document (for DDR, CDR)
+
+Jira EK : L3 SDP ADD Toplevel
+Jira EK : L3 SDP DD Timing
+Jira EK : L3 SDP DD Monitoring and Control
+
+Jira EK : L4 SDP DD Firmware
+Jira EK : L5 SDP DD ADC input and timing
+ - ADC align @ sysref in JESD IP or in seperate RTL or in input
+ buffer?
+ - The sysref of the FPGA always arrives and arrives before the
+ data of the ADC, so sysref of FPGA is the stable reference for
+ ADC align that also works when an ADC is off.
+ - sysref of FPGA is PPS with 200M samples per period and can
+ serve as interface towards OpenCL. Define a sample sequence
+ number (SSN) that counts samples and is initialized at PPS.
+ - timing of WG
+ - new BSN source with BSN offset
+Jira EK : L5 SDP DD beamformer
+Jira EK : L5 SDP DD SDP correlator
+Jira EK : L5 SDP DD SDP ring
+
+Jira EK : D41 ICD SC-SDP for SDP-OPC-UA server
+
+
+5) Other
+Jira RW: dp_sosi_rst only for the control
+Jira PD: VHDL regression test running also for Git
+Jira EK: L3 SDP prestudy note on oversampled filterbank
+
+Questions:
+a) How many days are you available for SDP sprint 3?
+b) What do you think we should and can achieve for this increment regarding
+ the Lab Test Station and what can you do for that?
+c) Jonathan can you still prepare the unb2c test firmware in sprint 4?
+d) Reviewers
-* 5 valkuilen van thuiswerken
- - blurring (prive, werk)
- - onderbrekingen
- - overbelasting (wat belangrijker dan hoe, want anderen zien alleen wat)
- - vereenzaming
- - minder groeikansen (zichtbaar blijven)
-
- Goede werkplek:
- - Ik kies een plek die ik alleen gebruik om te werken
- - Ik houd rekening met mijn gezondheid - arboregels: stoel, bureau, licht
- . 20-20-20 regel: iedere 20 minuten kijk je 20 seconden van je beeldscherm weg, naar een punt 20 meter in de verte
- . iedere twee uur minimaal een kwartier pauze. Sta op, loop wat rond
- . minimale afstand van 50 cm afstand tussen ogen en beeldscherm, en zorg ervoor dat de bovenkant van het beeldscherm gelijk is aan ooghoogte.
- - Ik elimineer afleiding zoveel mogelijk
- - Ik houd mijn werkomgeving opgeruimd en deze oogt prettig
- . een plant
-
-* Niet zeggen als je krachtig wil overkomen:
- - ik wil alleen maar even checken --> direct vragen
- - ik weet het ook niet zeker maar --> gegeven de feiten
- - ik denk niet dat --> zeg wat je wel denkt
- - misschien kunnen we * proberen
- - begrijp je wat ik zeg (zaait twijfel, die er misschien niet was)
-
-* Gesprekstechnieken (ijsbrekers):
- 1) nieuwsgierige vragen nav van wat iemand zegt of deed werken goed want:
- ?Ze zeggen ?ik leid dit gesprek, en dit is wat ik specifiek van je wil weten?. Wanneer je zo zelfverzekerd en duidelijk in je verwachtingen bent, helpt dat je gesprekspartner om te ontspannen en een meer natuurlijk gesprek te voeren.?
- 2) verhaal vertellende vragen, hoe heb je dat gedaan of zou je dat doen:
- ?Met storytelling vragen krijg je echt waar voor je geld. Je hoeft maar één vraag te stellen om een lang antwoord van je gesprekspartner te krijgen.?
- 3) vervolgdetail vragen: bijv. waarom is dat zo denk je, hoe reageerde hij toen, wanneer viel het je voor het eerst op.
-
- Samengevat: ?Vertel me daar eens meer over.?:
- Kun je die reactie onthouden, en dat moet vast lukken ? dan zit je altijd goed. Het is hét format dat altijd werkt om meer informatie uit je gesprekspartner te halen over een bepaald topic dat jou aanstaat. Jij leidt, hij spreekt, jij luistert.
-
-* Levensstijl:
- - https://timemanagement.nl/intermittent-fasting/
- Tijdgebonden eten bevordert de interne genezingsprocessen in het lichaam. Enerzijds doordat het de kans op kanker verlaagt, anderzijds omdat het de microbacteriën in de darm verbetert ? zaken die beide belangrijk zijn voor een hogere levensverwachting.
- - 16/8 methode: elke dag gedurende 16 uren niet eten, bijv van 20u - 12u
- . verhoogde concentratie.
- . minder last van het hongergevoel
- . je went er snel aan.
- . meest flexibele methode.
- - ADF (alternate day fasting): ene dag van 8-20u eten andere dag vanaf 20u
- . minder last van een hongergevoel
- . relatief eenvoudig vol te houden.
- . meest effectieve intermittent fasting methode. Vooral wanneer het op gewichtsverlies en voorkomen van hart-en vaatziekten aankomt.
-
-* Evaluatiegesprek
- - Niet te gevoelig of te hard of te vaag, claimt Kim Scott
- - Wel oprecht, integer, zorgzaam:
- . Ga het gesprek niet uit de weg. Want, zegt Scott: ?iets slechts wordt niet beter met de tijd?.
- . Neem geen lange aanloop. Kom direct to the point met je belangrijkste feedback-punt.
- . Wees duidelijk. Geef óf een verbeterpunt, óf een compliment. Geen combinatie. Geen sandwich. Geen ?heel goed, maar??.
-
-* 5 Navy SEAL?s Tactieken om Je Wilskracht te Vergroten
- . positief te blijven, zelfs wanneer alles tegenzit (bedenk het is tijdelijk, heeft oorzaak, is niet persoonlijk)
- . Door door te zetten, ook al schreeuwt je brein dat het op is. Vaak zit je pas op 40%.
- . Door doelen te stellen en te kijken welke stap je vandaag kunt nemen om die te bereiken.
- . Door je een voorstelling te maken (visualiseren) van je aanpak en de eventuele obstakels die je tegenkomt.
- . Door om hulp te vragen wanneer je iets niet weet.
-
-* Lezen
- . Ik lees een half uur per dag, op een vast tijdstip, iedere dag
-
-* Omgaan met kritiek (of eigenlijk omgaan advies)
-. Vraag om verbeter tip nav de kritiek
-
-
-* 4 stappen om doelen te bereiken:
-
- - Kijk eerst naar het verleden ? wat ging er goed en wat kun je ervan leren?
- . Wat waren vorig jaar mijn hoogte- en dieptepunten?
- . Wat waren de beste én slechtste (bewuste) keuzes die ik vorig jaar heb gemaakt?
- . Wie waren de belangrijkste mensen in mijn leven en welke relaties kan ik beter beëindigen?
-
- - Bepaal de ideale levensstijl ? hoe ziet jouw ideale leven eruit?
- . Hoe wil ik het liefst mijn geld verdienen?
- . Onder welke omstandigheden wil ik werken?
- . Hoe zijn mijn financiën geregeld?
- . Hoe ziet de ideale relatie voor mij uit?
- . Hoe spendeer ik mijn vrije tijd?
- . Hoe ziet een gezonde levensstijl er voor mij uit?
- . Leef ik volgens mijn eigen overtuigingen?
- . Hoe ziet mijn optimale sociale leven eruit?
-
- - Bepaal concrete doelen die je moet nastreven om het ideaalbeeld te bereiken ? wat moet jij doen wil jij dat leven binnen handbereik hebben?
- . Categerie: werk, financiën, vrije tijd, gezondheid, sociaal leven, relaties en spiritualiteit
- . Per categorie 1 doel SMART (Specifiek, Meetbaar, Acceptabel, Realistisch en Tijdsgebonden) maken.
-
- - Bekijk welke veranderingen je moet doorvoeren in je levensstijl, om de doelen te kunnen bereiken.
-
*******************************************************************************
-* Algemeen
+* Q2 = Increment 2
*******************************************************************************
-* https://getpocket.com/explore/item/want-to-work-smarter-not-harder-10-scientifically-proven-ways-to-be-incredibly-productive?utm_source=pocket-newtab
- Ten Scientifically Proven Ways to Be Incredibly Productive
-
- 1 Rework Your To-Do List (Focus only on today)
- 2 Measure Your Results, Not Your Time
- 3 Build Habits to Help You Start Working
- 4 Track Where You Waste Time
- 5 Build Habits to Help You Stop Working (stop wanneer je weet wat je morgen zult doen, plan iets leuks voor na werk)
- 6 Take More Breaks
- 7 Take More Naps
- 8 Spend More Time in Nature
- 9 Move and Work in Blocks
- 10 Check Your Email First Thing
-
-* Start before you are ready.
+- finish unb2c_test designs
+- design document for SDP BF, BF output to CEP (D21)
+- design document for SDP Transient buffer
+- subband filterbank
+- subband correlator on one node
+- beamformer output to CEP
+- ring (Cédric Dumez-Viou ?)
diff --git a/applications/lofar2/doc/prestudy/station2_sdp_icd.txt b/applications/lofar2/doc/prestudy/station2_sdp_icd.txt
index bbae5cec5c..c6083f79f0 100755
--- a/applications/lofar2/doc/prestudy/station2_sdp_icd.txt
+++ b/applications/lofar2/doc/prestudy/station2_sdp_icd.txt
@@ -695,9 +695,15 @@ band[0:1]/sdpfw
De SDP Translator is valt ook onder beheer EC2.
-Enianess:
+Endianess:
The Nios II architecture uses little-endian byte ordering. Words and halfwords are stored inmemory with the more-significant bytes at higher addresses.
+_RW is control punt in SDP, wordt niet gelezen door SC, maar kan wel want SDPTR bewaard de _RW van de SDPFW
+ . '_RW' is read from Tango (W is cached in Tango)
+_R is corresponding monitor punt, komt vanuit SDPFW voor fpga_ of uit SDPTR voor tr_:
+ . elke _RW heeft een _R, should be equal from cached _RW write in Tango
+ . er zijn ook _R zonder _RW
+
###################################################################################################
--
GitLab